

MACHINE-ASSISTED TRANSLATION (MAT):

(19)【発行国】

(19)[ISSUING COUNTRY]

日本国特許庁(JP)

Japan Patent Office (JP)

(12)【公報種別】

(12)[GAZETTE CATEGORY]

公開特許公報 (A)

Laid-open Kokai Patent (A)

(11)【公開番号】

(11)[KOKAI NUMBER]

開 Unexamined

Japanese

Patent

2000-294550(P2000-294550A)

2000-294550(P2000-294550A)

(43)【公開日】

(43)[DATE OF FIRST PUBLICATION]

平成12年10月20日(20 October 20, Heisei 12 (2000. 10.20)

0.10.20

(54)【発明の名称】

(54)[TITLE OF THE INVENTION]

502

装置

半導体製造方法及び半導体製造 A semiconductor manufacturing method and semiconductor fabrication machines

equipment

(51)【国際特許分類第7版】

(51)[IPC 7]

H01L 21/316

H01L 21/316

C30B 29/40

C30B 29/40

H01L 21/31

H01L 21/31

21/318

21/318

29/78

29/78

[FI]

[FI]

H01L 21/316

502 H

Α

H01L 21/316 C30B 29/40

Α

C30B 29/40

502

502 H

H01L 21/31

C

H01L 21/31

C



21/318 C 21/318 C

A /

29/78 301 G 29/78 301 G

【審査請求】 未請求 [REQUEST FOR EXAMINATION] No.

【請求項の数】 11 [NUMBER OF CLAIMS] 11

【出願形態】 O L [FORM OF APPLICATION] Electronic

【全頁数】 11 [NUMBER OF PAGES] 11

(21)【出願番号】 (21)[APPLICATION NUMBER]

特願平 11-97831 Japanese Patent Application Heisei 11-97831

(22)【出願日】 (22)[DATE OF FILING]

平成11年4月5日(1999. April 5, Heisei 11 (1999. 4.5)

4.5)

(71)【出願人】 (71)[PATENTEE/ASSIGNEE]

【識別番号】 [ID CODE]

000219967 000219967

【氏名又は名称】 [NAME OR APPELLATION]

東京エレクトロン株式会社 Tokyo Electron, Ltd.

【住所又は居所】 [ADDRESS OR DOMICILE]

東京都港区赤坂5丁目3番6号

(72)【発明者】 (72)[INVENTOR]

【氏名】 [NAME OR APPELLATION]

村川 惠美 Murakawa, Emi

【住所又は居所】 [ADDRESS OR DOMICILE]

JP2000-294550-A



東京都港区赤坂5丁目3番6号 東京エレクトロン株式会社内

(72)【発明者】

(72)[INVENTOR]

【氏名】

[NAME OR APPELLATION]

本郷 俊明

Hongo, Toshiaki

【住所又は居所】

[ADDRESS OR DOMICILE]

山梨県韮崎市穂坂町三ッ沢65 0 東京エレクトロン株式会社 総合研究所内

(72)【発明者】

(72)[INVENTOR]

【氏名】

[NAME OR APPELLATION]

川上 聡

Kawakami, Satoshi

【住所又は居所】

[ADDRESS OR DOMICILE]

山梨県韮崎市穂坂町三ッ沢65 0 東京エレクトロン株式会社 総合研究所内

(72)【発明者】

(72)[INVENTOR]

【氏名】

[NAME OR APPELLATION]

湯浅 光博

Yuasa, Hitsuhiro

【住所又は居所】

[ADDRESS OR DOMICILE]

東京都港区赤坂5丁目3番6号 東京エレクトロン株式会社内

(74)【代理人】

(74)[AGENT]

【識別番号】

[ID CODE]

100077849

100077849



【弁理士】

[PATENT ATTORNEY]

【氏名又は名称】

[NAME OR APPELLATION]

須山 佐一

Suyama, Saichi

【テーマコード(参考)】

[THEME CODE (REFERENCE)]

4G077 5F040

4G077

5F040

5F045

5F045

5F058

5F058

【Fターム(参考)】

[F TERM (REFERENCE)]

DB09 DB19

4G077 AA03 BB03 BE14 BE19 4G077 AA03 BB03 BE14 BE19 DB09 DB19

5F040 DC01 ED01 ED03 ED04 FC00

5F040 DC01 ED01 ED03 ED04 5F045 AA06 AA09 AB32 AB33 AB34 AC01

FC00

AC05 AC11 AC12 AD08 AE17 AE19 AE21

5F045 AA06 AA09 AB32 AB33 AF03 AF12 BB09 BB16 CA05 DC51 DP03

AB34 AC01 AC05 AC11 AC12 DQ17 EB08 EF05 EF08 EH02 EH03 EH04

AD08 AE17 AE19 AE21 AF03 EM05 EN04 HA25

AF12 BB09 BB16 CA05 DC51

DP03 DQ17 EB08 EF05 EF08

EH02 EH03 EH04 EM05 EN04

HA25

5F058 BA01 BA20 BD01 BD10 5F058 BA01 BA20 BD01 BD10 BD15 BF04

BD15 BF04 BF08 BF23 BF29 BF08 BF23 BF29 BF30 BG01 BG04 BJ01 BJ10

BF30 BG01 BG04 BJ01 BJ10

(57)【要約】

(57)[ABSTRACT OF THE DISCLOSURE]

【課題】

[SUBJECT OF THE INVENTION]

シリコン基板とSiN膜との It provides the manufacturing method and 界面での膜質制御を首尾よく行 manufacturing equipment of a semiconductor



及び製造装置を提供する。


うことができ、しかも、短時間 which can perform film-quality control by the で高品質のSiN膜を形成する interface of a silicon substrate and a SiN film ことのできる半導体の製造方法 with the sufficient result, and can form a SiN film with high quality moreover in a short time.

【解決手段】

相当換算膜厚で1nm以下の絶 縁膜2を形成する。

[PROBLEM TO BE SOLVED]

処理ガス雰囲気下で、ケイ素 It forms the plasma containing oxygen, or を主成分とするウエハWに、複 nitrogen, or oxygen and nitrogen by irradiating a 数のスリットを有する平面アン microwave in process-gas atmosphere through テナ部材RLSA60を介して the flat antenna member RLSA60 which has マイクロ波を照射することによ two or more slits in the wafer W which has a り酸素、又は窒素、又は酸素と silicon as a main component, using this plasma, 窒素とを含むプラズマを形成 gives oxidation, a nitridation, or an oxide/nitride し、このプラズマを用いて前記 directly to said wafer W surface, and forms the ウエハW表面に直接に酸化、窒 insulation film 2 of 1 nm or less at oxide-film 化、又は酸窒化を施して酸化膜 equivalent conversion film thickness.





【特許請求の範囲】

【請求項1】

を主成分とする被処理基体に、 複数のスリットを有する平面ア することを特徴とする半導体製 thickness 造方法。

【請求項2】

法であって、前記処理ガスが、 of Claim 1, N2 又はN2 O又はNO又はN semiconductor 導体製造方法。

【請求項3】

を主成分とする被処理基体に、 複数のスリットを有する平面ア 面に直接に酸化、窒化、又は酸 an

[CLAIMS]

[CLAIM 1]

処理ガス雰囲気下で、ケイ素 A semiconductor manufacturing method, in which it forms the plasma containing oxygen, or nitrogen, or oxygen and nitrogen by irradiating a ンテナ部材を介してマイクロ波 microwave in process-gas atmosphere through を照射することにより酸素、又 the flat antenna member which has two or more は窒素、又は酸素と窒素とを含 slits in the processed base material which has a むプラズマを形成し、このプラ silicon as a main component, using this plasma, ズマを用いて前記被処理基体表 gives oxidation, a nitridation, or an oxide/nitride 面に直接に酸化、窒化、又は酸 directly to said processed base material 窒化を施して酸化膜相当換算膜 surface, and forms the insulation film 2 of 1 nm 厚で1 n m以下の絶縁膜を形成 or less at oxide-film equivalent conversion film

[CLAIM 2]

請求項1記載の半導体製造方 It is the semiconductor manufacturing method comprised such that the manufacturing H₃ を含むことを特徴とする半 characterized by said process gas containing N_2 , N_2 O, NO, or NH₃.

[CLAIM 3]

処理ガス雰囲気下で、ケイ素 A semiconductor manufacturing method, in which in process-gas atmosphere, it forms the plasma containing oxygen, nitrogen or oxygen ンテナ部材を介してマイクロ波 and nitrogen in the processed base material を照射することにより酸素、又 which has a silicon as a main component by は窒素、又は酸素と窒素とを含 irradiating a microwave through the flat antenna むプラズマを形成し、このプラ member which has two or more slits, the ズマを用いて前記被処理基体表 process which gives oxidation, a nitridation, or oxide/nitride directly 窒化を施して第1の絶縁膜を形 processed-base-material surface, and forms 1st



成する工程と、

縁膜を形成する工程と、

を具備することを特徴とする半 導体製造方法。

insulation film in it using this plasma, the 前記第1の絶縁膜上に第2の絶 process which forms 2nd insulation film on said 1st insulation film, it comprises these.

【請求項4】

製造方法。

【請求項5】

ことを特徴とする半導体製造方 performed by CVD method. 法。

【請求項6】

造方法。

【請求項7】

[CLAIM 4]

請求項3記載の半導体製造方 A semiconductor manufacturing method, which 法であって、前記第2の絶縁膜 is the semiconductor manufacturing method of を形成する工程が、窒化ケイ素 Claim 3, comprised such that the process which からなる絶縁層を形成する工程 forms said 2nd insulation film is a process which であることを特徴とする半導体 forms the insulating layer which is made up of a silicon nitride.

[CLAIM 5]

請求項3又は4記載の半導体 A semiconductor manufacturing method, which 製造方法であって、前記第2の is the semiconductor manufacturing method of 絶縁膜を形成する工程が、CV Claim 3 or 4, comprised such that the process D法により行われる工程である which forms said 2nd insulation film is a process

[CLAIM 6]

請求項3又は4記載の半導体 A semiconductor manufacturing method, which 製造方法であって、前記第2の is the semiconductor manufacturing method of 絶縁膜を形成する工程が、プラ Claim 3 or 4, comprised such that the process ズマ照射により行われる工程で which forms said 2nd insulation film is a process あることを特徴とする半導体製 performed by plasma irradiation.

[CLAIM 7]

請求項6記載の半導体製造方 A semiconductor manufacturing method, which 法であって、前記第2の絶縁膜 is the semiconductor manufacturing method of を形成する工程が、N2 又はN Claim 6, comprised such that the process which H₃ 及びモノシラン又はジクロ forms said 2nd insulation film is a process which ルシラン又はトリクロルシラン supplies the plasma containing N_2 or NH_3



であることを特徴とする半導体 trichloro silane. 製造方法。

を含むプラズマを供給する工程 and a monosilane, a dichloro silane, or a

【請求項8】

方法。

【請求項9】

請求項1記載の半導体製造方 They are 装置であって、

ス供給機構と、反応室を1To 構を有する一つ又はそれ以上の reaction 体を真空搬送する搬送系と、 体製造装置。

【請求項10】

請求項 9 記載の半導体製造装 They are the

[CLAIM 8]

請求項6記載の半導体製造方 A semiconductor manufacturing method, which 法であって、前記プラズマ照射 is the semiconductor manufacturing method of が、複数のスリットを有する平 Claim 6, comprised such that said plasma 面アンテナ部材を介して行われ irradiation is performed through the flat antenna ることを特徴とする半導体製造 member which has two or more slits.

[CLAIM 9]

the semiconductor fabrication 法を実施するための半導体製造 machines and equipment for implementing the semiconductor manufacturing method of Claim マイクロ波電源と、当該マイク 1, comprised such that one which has a 口波を導く装置と複数のスリッ microwave power source, the apparatus to トを有する平面アンテナ部材 which it leads said microwave and the flat と、被処理基体の温度を40 antenna member which has two or more slits. 0°C以上に保持する昇温機構 the temperature rise mechanism in which it と、処理ガスを反応室に導くガ maintains the temperature of a processed base material at 400-degree C or more, the gas rr以下に減圧する真空排気機 supply structure that leads process gas to a chamber, and the evacuation プロセスチャンバと、被処理基 mechanism which reduce pressures a reaction chamber to 1 Torr or less or the process を具備する事を特徴とする半導 chamber more than it, and the feed drive system which carries out vacuum conveyance of the processed base material, semiconductor fabrication machines and equipment characterized by comprising these.

[CLAIM 10]

semiconductor fabrication 置であって、ゲート絶縁膜を並 machines and equipment of Claim 9, comprised



それ以上配設されていることを formed in juxtaposing. 特徴とする半導体製造装置。

列的に形成できるように、前記 such that said process chamber is arranged two プロセスチャンバが、二つ又は or more so that gate insulation film can be

> Semiconductor fabrication machines and equipment characterized by the above-mentioned.

【請求項11】

置であって、前記プロセスチャ 徴とする半導体製造装置。

[CLAIM 11]

請求項9記載の半導体製造装 They are the semiconductor fabrication machines and equipment of Claim 9, comprised ンバとは異なるCVDチャンバ such that it comprises a different CVD chamber と、真空搬送系とを具備し、直 from said process chamber, and a vacuum 接酸窒化に引き続いてCVDに carrying system, it continues at a direct よりSiNを形成することを特 oxide/nitride and forms SiN by CVD.

> Semiconductor fabrication machines and the equipment characterized by above-mentioned.

【発明の詳細な説明】

IDETAILED THE DESCRIPTION OF **INVENTION**]

[0001]

[0001]

【発明の属する技術分野】

本発明は、半導体の製造方法に 係り、更に詳細には、MIS型 膜形成方法に関する。

[TECHNICAL FIELD OF THE INVENTION]

This invention relates to the manufacturing method of a semiconductor.

半導体装置におけるゲート絶縁 Specifically, it is related with the gate insulation-film formation method in a MIS type semiconductor device.

[0002]

[0002]

【従来の技術】

[PRIOR ART]

最近、MIS型半導体デバイス Recently, in connection with the miniaturization の微細化に伴い、4 n m程度以 of a MIS type semiconductor device, very thin 下の極めて薄いゲート絶縁膜が gate insulation film about 4 nm or less is



要求されている。従来、ゲート demanded. 絶縁膜材料としては、850° 接酸化によって得られるシリコ 的に使用されてきた。

[0003]

特性劣化の加速などの問題が生 property degradation, arise. じる。

[0004]

ゲートに含まれるホウ素がSi る。 絶縁膜材料として窒化膜(Si N膜) が検討されている。

[0005]

Formerly, the silicon oxide film (SiO₂ film) C~1000° C程度の高温加 obtained by direct oxidation of a silicon 熱炉を用いてシリコン基板の直 substrate has been used industrially, using the heating-at-high-temperature reactor about 850 ン酸化膜(SiO₂膜)が工業 degrees C-1000 degrees C as a gate insulation-film material.

[0003]

しかしながら、S i O₂ 膜を 4 However, if a SiO₂ film is made thin to 4 nm or n m以下に薄くすると、このゲ less the leakage current (gate leak electric ート絶縁膜を流れる漏れ電流 current) which flows through this gate insulation (ゲートリーク電流) が多くな film will increase, problems, such as increase of り、消費電力の増大やデバイス power consumption and acceleration of device

[0004]

また、ゲート電極形成時に当該 Moreover, the boron contained at said gate at the time of gate-electrode formation penetrates O。膜を突き抜けてシリコン基 through a SiO₂ film, and it reaches a silicon 板に達し、半導体デバイス特性 substrate, it also produces the problem of を劣化させるという問題も生じ degrading a semiconductor device property. このような問題点を解決 As one method of solving such a problem, the する一つの方法として、ゲート nitridation film (SiN film) is examined as a gate insulation-film material.

[0005]

このSiN膜をCVD法によっ If this SiN film is formed by CVD method, many て形成すると、シリコン基板と imperfect connections (dangling bond) will の界面に多数の不完全結合(ダ occur in the interface with a silicon substrate, ングリングボンド)が発生して and a device property will degrade.

デバイス特性が劣化してしま Therefore, by said SiN film formation, it is う。そのため、当該SiN膜形 thought that the method of nitriding directly the 成では、プラズマを用いたシリ silicon substrate which used the plasma is



コン基板を直接窒化する方法が promising. 高品質のゲート絶縁膜を得るた film with less an interface state. めである。

有望と考えられる。直接窒化を The reason for performing a nitridation directly 行う理由は、界面準位の少ない is for obtaining the high quality gate insulation

[0006]

また、プラズマを用いる理由は、 Moreover, the reason for using the plasma is 低温でSiN膜を形成するため low temperature, and is for forming a SiN film. ことによってデバイス特性が劣 Such は特開昭 5 5 - 1 3 4 9 3 7 号 and 59 to 4059 etc. 公報や特開昭59-4059号 公報などに開示されている。

[0006]

である。SiN膜を加熱によっ If a SiN film is nitrided by heat, C or more 1000 て窒化すると1000° C以上 degrees high temperature is required. の高温が必要であり、この熱工 When the dopant injected into the silicon 程によりシリコン基板に注入さ substrate by this heat process carries out れたドーパントが差異拡散する variant diffusion, a device property will degrade. method is disclosed by 化してしまう。このような方法 Unexamined-Japanese-Patent No. 55-134937

[0007]

いはシリコン基板に発生し、デ arises is pointed out. バイス特性が生じるという問題 が指摘されている。

[0007]

しかしながら、プラズマを用い However, since it accelerates with a plasma てSiN膜を形成する場合、プ sheath electric potential and the ion in the ラズマ中のイオンがプラズマシ plasma is irradiated by the silicon substrate with ース電位により加速されて高エ a high energy when forming a SiN film using the ネルギーでシリコン基板に入射 plasma, what is called a plasma damage occurs されるため、いわゆるプラズマ in the silicon-substrate interface or a silicon ダメージがシリコン基板界面或 substrate, the problem that a device property

[0008]

[8000]

この問題に対し、電子温度が低 To this problem, electron temperature is low and く、プラズマダメージの小さい the microwave plasma apparatus equipped with 多数のスリットを有する平面ア the flat antenna which has the slit of many of



ンテナを備えたマイクロ波プラ small plasma damages is reported. ズマ装置が報告されている。

[0009]

(Ultra **Vol.10** 1,p.32,1998,Published byUltra Clean Society).

[0010]

このプラズマ装置を用いると、 り、プラズマシース電圧も数V 以下になるため、プラズマシー ラズマに対して、プラズマダメ ージを大幅に低減できる。

[0011]

N膜を形成する場合には、シリ させることにより結合欠陥の少 ない良質な界面を得るために は、シリコン基板との界面での the silicon-substrate interface. 膜質制御が難しいという問題が ある。

[0012]

た場合、窒素原子がシリコン基 が進むため、窒化速度が遅く、

[0009]

Clean technology (Ultra Clean technology Vol.10 Supplement 1, Supplement p. 32, 1998, Published byUltra Clean Society).

[0010]

When this plasma apparatus is used, electron 電子温度は1 e V程度以下であ temperature is about 1eV or less.

Since a plasma sheath voltage also becomes several V or less, a plasma sheath voltage can ス電圧が50V程度の従来のプ reduce a plasma damage significantly to the plasma of the past which is about 50V.

[0011]

しかし、このプラズマ装置を用 However, even if it performs silicon-nitride いてシリコン窒化処理を行う場 treatment using this plasma apparatus, when 合でも、直接窒化によってSi forming a SiN film by direct nitridation, there is a problem that the film-quality control by the コン基板界面にのみ酸素を偏在 interface with a silicon substrate is difficult to acquire good interface with few connection defects by distributing oxygen unevenly only in

[0012]

更に、このプラズマ装置を用い Furthermore, in order that a nitridation may progress when this plasma apparatus is used, 板内に拡散することにより窒化 and a nitrogen atom is diffused in a silicon substrate, there is a problem that nitridation 被処理体に所定の処理を施す時 speed is slow, time to perform fixed treatment to



という問題がある。例えば4n industrially. mのSiN膜を形成する場合、 ト、例えば被処理体一枚当たり 値を大幅に下回る。

[0013]

題】

決するためになされたものであ る。即ち、本発明は、シリコン 質制御を首尾よく行うことので 装置を提供することを目的とす る。

[0014]

また、本発明は、短時間で高品 質のSiN膜を形成することの する。

[0015]

間が長く、単位時間あたりの被 a processed substance is long, there is little 処理体の処理枚数が少なく、エ treatment number of sheets of the processed 業的に利用することができない substance per unit time, and it cannot utilize

For example, per throughput demanded from a 圧力やマイクロ波パワーなどの point of view of mass-production manufacture, プラズマ条件を種々調整しても for example, a processed substance, when 5分程度以上かかり、量産製造 forming a 4 nm SiN film, even if it adjusts の点から要求されるスループッ various plasma conditions, such as pressure and a microwave power, it takes about 5 1分程度という処理時間の目標 minutes or more, and is much less than the desired value of the processing time of about 1 minute.

[0013]

【発明が解決しようとする課 [PROBLEM TO BE SOLVED THE INVENTION

本発明は上記従来の問題点を解 This invention was made in order to solve the problem of the above-mentioned past.

Namely, this invention aims at providing the 基板とSiN膜との界面での膜 manufacturing method and manufacturing equipment of a semiconductor which can きる半導体の製造方法及び製造 perform film-quality control by the interface of a silicon substrate and a SiN film with the sufficient result.

[0014]

Moreover, this invention aims at providing the manufacturing method and manufacturing できる半導体の製造方法及び製 equipment of a semiconductor which can form 造装置を提供することを目的と an in a short time high quality SiN film.

[0015]



【課題を解決するための手段】

半導体製造方法は、処理ガス雰 囲気下で、ケイ素を主成分とす る被処理基体に、複数のスリッ トを有する平面アンテナ部材を 介してマイクロ波を照射するこ とにより酸素、又は窒素、又は 形成し、このプラズマを用いて 前記被処理基体表面に直接に酸 化、窒化、又は酸窒化を施して 化膜換算) の絶縁膜を形成する the ことを特徴とする。

[0016]

本発明の半導体製造方法では、 絶縁膜厚が 1 n m以下であるた ではなくプラズマにより生成さ 窒素原子と酸素原子がシリコン 工程となり、窒化速度は30秒 る。

[0017]

[MEANS TO SOLVE THE PROBLEM]

上記目的達成のため、本発明の It forms the plasma which contains oxygen, nitrogen or oxygen and nitrogen in the which the processed base material semiconductor manufacturing method of this invention is process-gas atmosphere, and has a silicon as a main component by irradiating a microwave through the flat antenna member 酸素と窒素とを含むプラズマを which has two or more slits for the above-mentioned objective achievement, it is characterized by giving oxidation, a nitridation, oxide/nitride directly an 1 n m以下の膜厚(シリコン酸 processed-base-material surface, and forming insulation film of film thickness (silicon-oxide-film conversion) 1 nm or less in it using this plasma.

[0016]

In the semiconductor manufacturing method of this invention, since insulation-film thickness is め、シリコン基板の窒化は拡散 1 nm or less, a nitridation of a silicon substrate constitutes the processes with a main process れた窒素原子又は酸素原子又は to which the nitrogen atom, oxygen atom or nitrogen atom formed by not diffusion but the 基板表面と反応する工程が主な plasma, and an oxygen atom react with a silicon substrate surface, as for nitridation speed, it can 程度の短時間で行うことができ carry out in a short time of about 30 seconds

[0017]

この直接窒化又は酸化又は酸窒 Since the filming speed of 3 or more nm/min 化した薄膜絶縁膜上にCVD法 can attain comparatively easily when forming により残りの絶縁膜を形成する the remaining insulation film by CVD method on 場合、3nm/min以上の製 this direct nitridation, oxidation, or the thin film 膜速度が比較的容易に達成でき insulation film that carried out the oxide/nitride, るため、トータル4 n m の膜厚 it can also form the insulation film of the film



の絶縁膜でも2分以内で形成で thickness which is total 4 nm within 2 minutes. きる。

[0018]

更に本発明の半導体製造方法で は、直接窒化又は酸化又は酸窒 とその上にCVD法により残り の絶縁膜を形成する工程とを独 立に行うことができるため、全 て、直接窒化又はCVD法によ べてシリコン基板界面での膜質 制御性が向上し、より良質な絶 縁膜を形成することができる。

[0019]

この半導体製造方法において、 理ガスはアルゴンなどの希ガス such as argon. を含んでいても良い。

[0020]

また、本発明の他の半導体製造 方法は、処理ガス雰囲気下で、 ケイ素を主成分とする被処理基 体に、複数のスリットを有する 平面アンテナ部材を介してマイ クロ波を照射することにより酸 素、又は窒素、又は酸素と窒素 とを含むプラズマを形成し、こ のプラズマを用いて前記被処理 基体表面に直接に酸化、窒化、

[0018]

Furthermore, in the semiconductor manufacturing method of this invention, since 化によりシリコン基板との界面 the process which forms good insulation film in に良質な絶縁膜を形成する工程 the interface with a silicon substrate by a direct nitridation, oxidation, or an oxide/nitride, and the process which forms the remaining insulation film by CVD method on it can be performed independently, compared with the method of って絶縁膜を形成する方法に比 forming insulation film, the film-quality control in the silicon-substrate interface improves all by a direct nitridation or CVD method, it can form better insulation film.

[0019]

In this semiconductor manufacturing method, 前記処理ガスは、例えば、N₂又 the gas by which said process gas contains N₂, $はN_2$ O又はNO又はNH₃ を N_2 O, NO, or NH₃, for example is mentioned. 含むガスが挙げられる。この処 This process gas may contain noble gases,

[0020]

Moreover, it forms the plasma which contains oxygen, nitrogen or oxygen, and nitrogen in the processed base material which the other semiconductor manufacturing method of this invention is process-gas atmosphere, and has a silicon as a main component by irradiating a microwave through the flat antenna member which has two or more slits, the process which gives oxidation, a nitridation, or an oxide/nitride directly said processed-base-material to



成する工程と、を具備すること said 1st insulation film. を特徴とする。

又は酸窒化を施して第1の絶縁 surface, and forms 1st insulation film in it using 膜を形成する工程と、前記第1 this plasma, it is characterized by comprising の絶縁膜上に第2の絶縁膜を形 the process which forms 2nd insulation film on

[0021]

上記半導体製造方法において、 前記第2の絶縁膜は、例えば、 げられる。

[0022]

よく、プラズマ照射により行っ may perform. てもよい。

[0023]

を供給することにより形成する is mentioned. 方法が挙げられる。

[0024]

[0021]

above-mentioned semiconductor In the manufacturing method, the insulation film which 窒化ケイ素からなる絶縁膜が挙 said 2nd insulation film turns into from a silicon nitride, for example is mentioned.

[0022]

この第2の絶縁膜を形成するエ CVD method may perform the process which 程は、CVD法により行っても forms this 2nd insulation film, plasma irradiation

[0023]

この第2の絶縁膜の形成は、例 The method of forming, when formation of this えば、 N_2 又は NH_3 及びモノシ 2nd insulation film supplies the plasma ラン又はジクロルシラン又はト containing N_2 or NH_3 and a monosilane, a リクロルシランを含むプラズマ dichloro silane, or a trichloro silane, for example

[0024]

本発明の半導体製造方法によれ According to the semiconductor manufacturing ば、処理ガス雰囲気下で、ケイ method of this invention, in process-gas 素を主成分とする被処理基体 atmosphere, it supplies the direct plasma on a に、複数のスリットを有する平 silicon substrate by the method of using what is 面アンテナ部材を介してマイク called a RLSA (Radial Line Slot Antenna) 口波を照射する、いわゆるR L antenna that irradiates a microwave through the S A (Radial Line Slot Antenna) flat antenna member which has two or more アンテナを用いる方法でシリコ slits, and forms SiN insulation film in the ン基板上に直接プラズマを供給 processed base material which has a silicon as



してS i N絶縁膜を形成するの a main component, depend. とができる。

[0025]

更に、本発明の他の半導体製造 Furthermore, 質のSiN膜を形成することが form a high quality SiN film. 短時間での製膜が可能となり、 短時間で高品質のSiN膜を形 film. 成することができる。

[0026]

【発明の実施の形態】

態について説明する。

[0027]

明する。

[0028]

で、シリコン基板とその表面に It can perform film-quality control of the 形成されるSiN絶縁膜との界 interface of a silicon substrate and the SiN 面の膜質制御を首尾よく行うこ insulation film formed in the surface with the sufficient result.

[0025]

according the other to 方法によれば、いわゆるRLS semiconductor manufacturing method of this Aアンテナを用いた方法で第1 invention, since 1st insulation film was formed の絶縁膜を形成した上に第2の upwards by the method what is called using a 絶縁膜を全て低ダメージプラズ RLSA antenna and all 2nd insulation film is マ照射により形成するので高品 formed by low damage plasma irradiation, it can

できる。特に第2の絶縁膜をC Particularly when forming 2nd insulation film by VD法により形成する場合には CVD method, filming in a short time is attained, it can form an in a short time high quality SiN

[0026]

[EMBODIMENT OF THE INVENTION]

以下に本発明の一つの実施の形 It demonstrates one Embodiment of this invention below.

[0027]

まず本発明の半導体製造方法に About an example of the structure of the よって製造される半導体装置の semiconductor device first manufactured by the 構造の一例について、絶縁膜と semiconductor manufacturing method of this してゲート絶縁膜を備えた半導 invention, it makes into an example the 体装置を例にして図1により説 semiconductor device equipped with gate insulation film as insulation film, and FIG. 1 demonstrates it.

[0028]



絶縁膜であり、13はゲート電 13 is a gate electrode. 膜2に特徴があり、このグート の厚さの第1の絶縁膜21と、 の第2の膜22とにより構成さ れている。

[0029]

この例では品質の高い第1の膜 21は、処理ガス雰囲気下で、 ケイ素を主成分とする被処理基 体に、複数のスリットを有する 平面アンテナ部材を介してマイ クロ波を照射することにより酸 素、又は窒素、又は酸素と窒素 とを含むプラズマを形成し、こ 基体表面に直接に酸化、窒化、 又は酸窒化を施して形成され た、第1のシリコン酸窒化膜(以 下「SiON膜」という)より なる。

[0030]

また第1の膜21よりも成膜速 Moreover, 膜を形成する工程により形成さ said 1st insulation film.

図中1はシリコン基板、11は 1 is a silicon substrate in the drawing(s), 11 is フィールド酸化膜、2はゲート field oxide, 2 is gate insulation film.

極である。本発明はゲート絶縁 This invention has the characteristics in the gate insulation film 2.

絶縁膜2は、図1 (b) に示す This gate insulation film 2 is formed in 1st ように、シリコン基板 1 との界 insulation film 21 with a thickness of about 1 nm 面に形成された、品質の高い絶 and the upperside of 1st insulation film 21 which 縁膜よりなる例えば1nm程度 are made up of insulation film with high quality formed in the interface with a silicon substrate 1 第1の絶縁膜21の上面に形成 as shown in FIG.1(b), for example, it comprises され、例えば3 n m程度の厚さ 2nd film 22 with a thickness of about 3 nm.

[0029]

In this example, it forms the plasma which contains oxygen, nitrogen or oxygen, and nitrogen in the processed base material which 1st film 21 with high quality is process-gas atmosphere, and has a silicon as a main component by irradiating a microwave through the flat antenna member which has two or more slits, it is made up of 1st silicon oxynitridation のプラズマを用いて前記被処理 film (henceforth a "SiON film") formed in said processed-base-material surface by giving oxidation, a nitridation, or an oxide/nitride directly using this plasma.

[0030]

2nd film 22 with the 度の大きい第2の膜22は、前 film-forming speed than 1st film 21 is formed of 記第1の絶縁膜上に第2の絶縁 the process which forms 2nd insulation film on



れている。

[0031]

2の形成方法について説明す such gate insulation film 2. る。

[0032]

を実施するための半導体製造装 whole である。

[0033]

1が配設されており、この搬送 semiconductor fabrication されている。

[0034]

5、冷却ユニット46がそれぞ are each arranged. れ配設されている。

[0035]

[0031]

次に、このようなゲート絶縁膜 Next, it demonstrates the formation method of

[0032]

図2は本発明の半導体製造方法 FIG 2 is the schematic diagram showing the 置30の全体構成を示す概略図 semiconductor-fabrication-machines-and-equip ment 30 composition for implementing the semiconductor manufacturing method of this invention.

[0033]

図 2 に示すように半導体製造装 As shown in FIG. 2, the conveyance chamber 置30のほぼ中央には搬送室3 31 is arranged by the almost center of machines and 室 3 1 の周囲を取り囲むように equipment 30, the plasma-processing unit 32, プラズマ処理ユニット32、C the load-lock units 34 and 35 of 33 or 2 CVD VD処理ユニット33、二機の treatment units, and the heat unit 36 are ロードロックユニット34及び arranged so that the perimeter of this 3 5、加熱ユニット 3 6 が配設 conveyance chamber 31 may be surrounded.

[0034]

ロードロックユニット34、3 Beside the load-lock units 34 and 35, the 5の横には予備冷却ユニット4 pre-cooling unit 45 and the refrigeration unit 46

[0035]

搬送室31の内部には搬送アー The conveyance arms 37 and 38 are arranged ム37及び38が配設されてお inside the conveyance chamber 31, it conveys り、前記各ユニット32~36 Wafer W between said each unit 32-36.



との間でウエハWを搬送する。

[0036]

アーム41及び42が配設され units 34 and 35. ージ43上にセットされた4台 near side. のカセット44との間でウエハ Wを出し入れする。

[0037]

ット33はプラズマ処理ユニッ ニットと交換可能であり、プラ 32, ズマ処理ユニットを二基セット してもよい。

[0038]

又は二基のシングルチャンバ型 treatment unit 33.

[0036]

ロードロックユニット34及び The loader arms 41 and 42 are arranged by the ... 3 5 の図中手前側にはローダー figure metacarpus front side of the load-lock

ている。これらのローダーアー These loader arms 41 and 42 take Wafer W in ム41及び42は、更にその手 and out among four sets of cassettes 44 set on 前側に配設されたカセットステ the cassette-stage 43 further arranged by the

[0037]

なお、図2中のCVD処理ユニ In addition, the CVD treatment unit 33 in FIG. 2 is exchangeable for a plasma-processing unit of ト32と同型のプラズマ処理ユ the same type as the plasma-processing unit may set two groups of and plasma-processing units.

[0038]

更に、これらプラズマ処理ユニ Furthermore, both the these plasma-processing ット32及びCVD処理ユニッ unit 32 and the CVD treatment unit 33 can be ト33は、ともにシングルチャ exchanged for the single chamber type plasma / ンバ型プラズマ/CVD処理ユ CVD treatment unit, and can also set the single ニットと交換可能であり、プラ chamber type plasma / CVD treatment unit of ズマ処理ユニット32やCVD one group or two groups to the position of the 処理ユニット33の位置に一基 plasma-processing unit 32 or the CVD

プラズマ/CVD処理ユニット When plasma processings are two groups, after をセットすることも可能であ forming a direct SiON film in the treatment unit る。プラズマ処理が二基の場合、 32, it is sufficient to perform direct SiON film 処理ユニット32で直接SiO formation and SiN CVD film formation in N膜を形成した後、処理ユニッ juxtaposing in the method of carrying out CVD ト33でプラズマSiN膜をC of the plasma SiN film in the treatment unit 33,



理ユニット32及び33で並列 film formation. に直接SiON膜形成を行った 後、別の装置でSiN CVD 膜形成を行うこともできる。

VDする方法と、処理ユニット and the treatment units 32 and 33.

3 2 及び 3 3 で並列に直接 S i Or after performing direct SiON film formation in ON膜形成とSiN CVD膜 juxtaposing in the treatment units 32 and 33, 形成を行っても良い。或いは処 another apparatus can also perform SiN CVD

[0039]

ト32の垂直断面図である。

[0039]

図3はゲート絶緑膜2の成膜に FIG. 3 is a vertical sectional view of the 用いられるプラズマ処理ユニッ plasma-processing unit 32 used for film-forming of gate insulation film 2.

[0040]

り形成された真空容器である。 この真空容器50の上面には、 基板例えばウエハWよりも大き り、この開口部51を塞ぐよう により構成された偏平な円筒形 be plugged up is provided. ている。このガス供給室54の 下面には多数のガス供給孔55 ス供給孔55を介して真空容器 50内にシャワー状に供給され るようになっている。

[0040]

5 0 は例えばアルミニウムによ 50 is the vacuum vessel formed of aluminum. The base plate 51, for example, the larger

opening than Wafer W, is formed in the upperside of this vacuum vessel 50, the gas い開口部51が形成されてお feed chamber 54 of the flat cylindrical shape comprised with dielectrics, such as に例えば窒化アルミ等の誘電体 aluminium nitride, so that this opening 51 might

状のガス供給室54が設けられ Many gas supply holes 55 are formed in the underside of this gas feed chamber 54, the gas introduced into the gas feed chamber 54 is が形成されており、ガス供給室 supplied in the shape of shower in a vacuum 5 4 に導入されたガスが当該ガ vessel 50 through said gas supply hole 55.

[0041]

[0041]

ガス供給室 5 4 の外側には、例 It accomplishes a high frequency power supply えば銅板により形成されたラジ through the radial line slot antenna (it describes アルラインスロットアンテナ it as "RLSA" roughly hereafter) 60 formed in the



る。) 60を介して、高周波電源 部をなし、例えば2. 45GH zのマイクロ波を発生するマイ クロ波電源部61に接続された 導波路63が設けられている。 この導波路63はRLSA60 に下縁が接続された偏平な円形 導波管63Aと、この円形導波 管63Aの上面に一端側が接続 された円筒形導波管63Bと、 この円筒形導波管63Bの上面 に接統された同軸導波変換器6 3 C と、この同軸導波変換器 6 3 Cの側面に直角に一端側が接 続され、他端側がマイクロ波電 源部61に接続された矩形導波 管63Dとを組み合わせて構成 されている。

[0042]

ここで本発明ではUHFと呼んでなどのではUHFとではUHFとではUHFとではの日間では高周波のの間では高周波のの間では高周波のの間ではいるののではないではいるののでは、30MHzのではいるののでは、30MHzのといるのでは、30MHzのとのでは、30MHzのとのでは、30MHzのののプラもをできる。前部には、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、このでは、10mmでは、1

(以下、「RLSA」と略記す outer side of the gas feed chamber 54, for 5。) 60を介して、高周波電源 example with the copper board, for example, 形をなし、例えば2. 45GH waveguide 63 connected to the microwave power supply 61 which generates a 2.45GHz ロ波電源部61に接続された microwave is provided.

The end side is connected to the side face of the coaxial waveguide converter 63C by which this waveguide 63 was connected to the upperside of the flat circular waveguide 63A by which the inferior margin was connected to RLSA60, the cylindrical waveguide 63B by which the end side was connected to the upperside of this circular waveguide 63A, and this cylindrical waveguide 63B, and this coaxial waveguide converter 63C right-angled, the other-end side is comprised combining the rectangular waveguide 63D connected to the microwave power supply 61.

[0042]

It is calling it the high frequency region here including UHF and a microwave in this invention, let the high frequency electric power supplied from a high frequency power supply be the thing including UHF of 300MHz or more or microwave of 1GHz or more of 300 to 2500 MHz, it shall call the plasma generated by these high frequency electric powers the high frequency plasma.

The end side of the axial part 62 which turns into an inside of said said cylindrical waveguide 63B from electroconductive material connects with the almost center of the upperside of RLSA60, it is coaxially provided so that the other-end side may connect with the upperside



により当該導波管63Bは同軸 waveguide. 導波管として構成されている。

6 3 Bの上面に接続するように of the cylindrical waveguide 63B, thereby, said 同軸状に設けられており、これ waveguide 63B is comprised as a coaxial

[0043]

になっている。

[0044]

また真空容器50内には、ガス 供給室54と対向するようにウ エハWの載置台52が設けられ gas feed chamber 54 is provided. ている。この載置台52には図 り、これにより当該載置台52 は熱板として機能するようにな heating platen. に接続されている。

[0045]

に用いられるRLSA60の平 semiconductor 面図である。

[0046]

[0043]

真空容器 5 0 の上部側の側壁に The gas supply line 72 is provided in the は例えばその周方向に沿って均 position of 16 places which it has arranged 等に配置した 1 6 か所の位置に equally, for example along the circumferential ガス供給管 7 2 が設けられてお direction on the side wall by the side of the り、このガス供給管 7 2 から希 upper part of a vacuum vessel 50, the gas ガス及びNを含むガスが真空容 which contains a noble gas and N from this gas 器 5 0 のプラズマ領域 P 近傍に supply line 72 is supplied equally and uniformly ムラなく均等に供給されるよう near the plasma region P of a vacuum vessel 50.

[0044]

Moreover, in the vacuum vessel 50, the mounting base 52 of the wafer W opposing the

The heat-regulation part which it does not 示しない温調部が内蔵されてお illustrate is built in this mounting base 52, thereby, said mounting base 52 functions as a

っている。さらに真空容器50 Furthermore, the end side of an exhaust tube の底部には排気管 5 3 の一端側 53 is connected to the bottom part of a vacuum が接続されており、この排気管 vessel 50, the other-end side of this exhaust 5 3 の他端側は真空ポンプ 5 5 tube 53 is connected to the vacuum pump 55.

[0045]

図 4 は本発明の半導体製造装置 FIG. 4 is a top view of RLSA60 used for the fabrication machines and equipment of this invention.

[0046]



ロット60a, 60a, …が同 surface at the concentric circle. ロット60 a は略方形の貫通し penetrated roughly. 成するように配設されている。 応じて決定されている。図5は power supply 61. られるCVD処理ユニット33 ある。

[0047]

ユニット33の処理室82は例 可能な構造に形成されている。 図5では省略したが、処理室8 備えている。

[0048]

る。また、ガス導入管83はガ pipe83 is connected.

図 4 に示したように、このR L As shown in FIG. 4, in this RLSA60, two or more SA60では、表面に複数のス slots 60a and 60a and... are formed in the

心円状に形成されている。各ス Each slot 60a is the slot which the rectangle

た溝であり、隣接するスロット Adjoining slots are arranged so that it may どうしは互いに直交して略アル intersect perpendicularly mutually and the ファベットの「T」の文字を形 character of "T" of an alphabet may be formed roughly.

スロット60aの長さや配列間 The length and the sequence intervals of Slot 隔は、マイクロ波電源部 6 1 よ 60a are decided according to the wavelength of り発生したマイクロ波の波長に the microwave generated from the microwave

本発明の半導体製造装置に用い FIG. 5 is the vertical sectional view having shown typically the CVD treatment unit 33 used を模式的に示した垂直断面図で for the semiconductor fabrication machines and equipment of this invention.

[0047]

図 5 に示すように、C V D 処理 As shown in FIG. 5, the treatment chamber 82 of the CVD treatment unit 33 is formed in the えばアルミニウム等により気密 structure which can carry out an airtight by aluminum etc.

It omitted in FIG. 5.

2内には加熱機構や冷却機構を However, in the treatment chamber 82, it has the heating machine style and the cooling mechanism.

[0048]

処理室82には上部中央にガス The gas introducing pipe 83 which introduces を導入するガス導入管 8 3 が接 gas into an up center is connected to the 続され、処理室82内とガス導 treatment chamber 82, the inside of the 入管83内とが連通されてい treatment chamber 82 and the gas introducing

ス供給源84に接続されてい Moreover, the gas introducing pipe 83 is る。そして、ガス供給源84か connected to the gas supply source 84.



ている。このガスには、薄膜形 the gas introducing pipe 83. られている。

らガス導入管83にガスが供給 And gas is supplied to the gas introducing pipe され、ガス導入管83を介して 83 from the gas supply source 84, gas is 処理室82内にガスが導入され introduced in the treatment chamber 82 through

成の原料となる各種のガスが用 Various kinds of gas used as the raw material of いられ、必要な場合には不活性 thin film formation is used for this gas, when ガスがキャリアガスとして用い required, the inert gas is used as carrier gas.

[0049]

により処理室82内のガスがガ illustrate. されている。

[0049]

処理室82の下部には、処理室 The gas exhaust tube 85 which exhausts the 8 2内のガスを排気するガス排 gas in the treatment chamber 82 is connected 気管85が接続され、ガス排気 to the lower part of the treatment chamber 82, 管85は真空ポンプ等からなる the gas exhaust tube 85 is connected to the 図示しない排気手段に接続され exhausting means which is made up of a ている。そして、この排気手段 vacuum pump etc. and which it does not

ス排気管 8 5 から排気され、処 And the gas in the treatment chamber 82 is 理室82内が所望の圧力に設定 exhausted by this exhausting means from the gas exhaust tube 85, the inside of the treatment chamber 82 is set as the desired pressure.

[0050]

また、処理室82の下部には、 が配置されている。

[0050]

Moreover, the mounting base 87 which mounts ウエハWを載置する載置台87 Wafer W is arranged at the lower part of the treatment chamber 82.

[0051]

ックによりウエハWが載置台8 7上に載置されている。この載 does not illustrate roughly.

[0051]

本実施の形態では、ウエハWと In this Embodiment, Wafer W is mounted on the 略同径大の図示しない静電チャ mounting base 87 by Wafer W and the electrostatic chuck which same-diameter size

置台87には図示しない熱源手 The heat-source means which it does not 段が内設されており、載置台8 illustrate are provided internally by this 7上に載置されたウエハWの処 mounting base 87, it forms in the structure 理面を所望の温度に調整できる where it can adjust the treatment surface of the



構造に形成されている。

wafer W mounted on the mounting base 87 to desired temperature.

[0052]

回転できるような機構になって いる。

[0053]

の結果もたらされる、廉価な製 about as a result. 造コストを実現することができ る。

[0054]

8を図中上下方向に移動するこ とにより行われる。図5中、ゲー 理室82から搬出するようにな treatment chamber 82.

[0052]

この載置台87の大きさは、3 The size of this mounting base 87 is the size 00mmの大径ウエハWを載置 which can mount the 300 mm large-diameter できる大きさとなっており、必 wafer W, it is the mechanism in which it can 要に応じて載置したウエハWを rotate the wafer W mounted as required.

[0053]

このように大型の載置台87を Thus, by building in the large sized mounting 内蔵することにより、300m base 87, it can treat the 300 mm large-diameter mの大径ウエハWを処理するこ wafer W, and can implement the high yield and とができ、高い歩留まりと、そ the inexpensive manufacturing cost brought

[0054]

図5中、載置台87の右側の処 Opening 82a for taking Wafer W in and out of 理室82壁面にはウエハWを出 treatment chamber 82 wall surface on the し入れするための開口部82a right-hand side of the mounting base 87 is が設けられており、この開口部 provided among FIG. 5, opening and closing of 8 2 a の開閉はゲートバルブ 9 this opening 82a is performed by transfering a gate valve 98 to vertical direction in the drawing(s).

ートバルブ 9 8 の更に右側には The conveyance arm (illustration abbreviation) ウエハWを搬送する搬送アーム of a gate valve 98 which conveys Wafer W in (図示省略) が隣設されており、 right-hand side further is adjoined among FIG. 搬送アームが開口部82aを介 .5, a conveyance arm goes in and out in the して処理室82内に出入りして treatment chamber 82 through Opening 82a, 載置台87上にウエハWを載置 and mounts Wafer W on the mounting base 87, したり、処理後のウエハWを処 it takes out the wafer W after treatment from the



っている。 成されており、例えばアルミニ ウム等から作られている。

載置台87の上方 Above the mounting base 87, the shower head にはシャワー部材としてのシャ 88 as a shower member is arranged.

ワーヘッド88が配設されてい This shower head 88 is formed so that the る。このシャワーヘッド88は space between the mounting base 87 and the 載置台87とガス導入管83と gas introducing pipe 83 may be divided, for の間の空間を区画するように形 example, it is made from aluminum etc.

[0055]

内に配設されたシャワーヘッド chamber 82 as it was. 88内に導入されている。

[0055]

シャワーヘッド88は、その上 A shower head 88 is formed so that the gas 部中央にガス導入管83のガス outlet 83a of the gas introducing pipe 83 may be 出口83 a が位置するように形 positioned in the up center, the gas introduced 成され、処理室82内に導入さ in the treatment chamber 82 is introduced in the れたガスがそのまま処理室82 shower head 88 arranged in the treatment

[0056]

説明する。

100561

次に上述の装置を用いてウエハ Next, it demonstrates a method to form the W上にゲート絶縁膜2よりなる insulation film which is made up of gate 絶縁膜を形成する方法について insulation film 2 on Wafer W using the above-mentioned apparatus.

[0057]

ある。

[0057]

図 6 は本発明の方法の各工程の FIG. 6 is the flowchart which showed the flow of 流れを示したフローチャートで each process of the method of this invention.

[0058]

成する。

[0058]

まず、前段の工程でウエハW表 First, it forms field oxide 11 in the wafer W 面にフィールド酸化膜 1 1 を形 surface in the process of a prestage.

[0059]

[0059]

次いで真空容器 5 0 の側壁に設 Subsequently, it mounts the wafer W with which



けたゲートバルブ(図示省略) を開いて搬送アーム3'7,38 面にフィールド酸化膜11が形 成されたウエハWを載置台52 上に載置する。

[0060]

部を密閉した後、真空ポンプ5 に維持する。一方マイクロ波電 源部56より例えば2.45G Hz (3kWのマイクロ波を発 生させ、このマイクロ波を導波 supply 56. 60及びガス供給室54を介し プラズマを発生させる。

[0061]

過して真空容器 5 0 に導入され introduces into a vacuum vessel 50.

opened valve (illustration the gate abbreviation) provided in the side wall of a により、前記シリコン基板 1 表 vacuum vessel 50, and field oxide 11 was formed in said silicon-substrate 1 surface of the conveyance arms 37 and 38 on the mounting base 52.

[0060]

続いてゲートバルブを閉じて内 Then, after closing a gate valve and sealing an inside, it exhausts internal atmosphere through 5により排気管53を介して内 an exhaust tube 53 with a vacuum pump 55, 部雰囲気を排気して所定の真空 and carries out vacuum suction to a fixed 度まで真空引きし、所定の圧力 degree of vacuum, it maintains to the fixed pressure.

> On the other hand, it is 2.45GHz (it generates a 3kW microwave.) from the microwave power

路 51 こより案内してRLSA It guides this microwave from waveguide 51, and introduces in a vacuum vessel 50 through て真空容器 5 0 内に導入し、こ RLSA60 and the gas feed chamber 54, thereby, れにより真空容器 5 0 内の上部 it generates the high frequency plasma in the 側のプラズマ領域 P にて高周波 plasma region P by the side of the upper part in a vacuum vessel 50.

[0061]

ここでマイクロ波は矩形導波管 A microwave transmits the inside of the 6 3 D内を矩形モードで伝送 rectangular waveguide 63D in a rectangular し、同軸導波変換器 6 3 Cにて mode here, it converts into a circular mode from 矩形モードから円形モードに変 a rectangular mode with the coaxial waveguide 換され、円形モードで円筒形同 converter 63C, it transmits the cylindrical 軸導波管63Bを伝送し、さら coaxial waveguide 63B in a circular mode, に円形導波管 6 3 A にて拡げら furthermore, it transmits in the state where it れた状態で伝送していき、R L was able to extend with the circular waveguide SA60のスロット60aより 63A, and radiates from slot 60a of RLSA60, it 放射され、ガス供給室 5 4 を透 passes through the gas feed chamber 54, and



A 6 0 の多数のスロット 6 0 a of RLSA60, から放射しているのでプラズマ high-density. が高密度なものとなる。

る。この際マイクロ波を用いて In this case, since the microwave is used, the いるので高密度のプラズマが発 high-density plasma occurs, moreover, since 生し、またマイクロ波をRLS the microwave is radiated from many slots 60a the plasma will

[0062]

[0063]

cm, 25 s c cm, 15 s c implements 1st process. cm、1. 0 s c c m の流量で 導入して第1の工程を実施す る。

図7(a)に示すように、シリ て第1の絶縁膜(SiON膜) 21が形成される。こうしてこ い、1nmの厚さの第1の絶縁 膜(SiON膜)21を形成す る。

[0064]

[0062]

そして載置台 5 2 の温度を調節 And adjusting the temperature of the mounting してウエハWを例えば400℃ base 52 and heating Wafer W at 400 degrees に加熱しながら、ガス供給管 7 C, from a gas supply line 72, it introduces Xe 2より第1のガスであるX e ガ gas which is 1st gas, N₂ gas, and H₂ gas and スと、 N_2 ガスと、 H_2 ガス及び O_2 gas by the flow of 500 sccm, 25 sccm, 15 O₂ ガスとを、夫々500sc sccm, and 1.0 sccm, respectively,

[0063]

この工程では、導入されたガス The introduced gas is activated in this process は真空容器 3 にて発生したプラ by the plasma style generated with the vacuum ズマ流により活性化(プラズマ vessel 3 (plasmafication), the oxide/nitride of 化) され、このプラズマにより the surface of a silicon substrate 1 is carried out by this plasma as shown in FIG.7(a), and 1st コン基板 1 の表面が酸窒化され insulation film (SiON film) 21 is formed.

In this way, it performs this nitriding, for example for 30 seconds, and forms 1st insulation film の窒化処理を例えば30秒間行 (SiON film) 21 with a thickness of 1 nm.

[0064]

次に、ゲートバルブを開き、真 Next, it opens a gate valve and lets the 空容器50内に搬送アーム3 conveyance arms 37 and 38 go in a vacuum



7、38を進入させ、載置台5 vessel 50. 送アーム37,38はウエハW 52. 87にセットする。

[0065]

1の絶縁膜上に第2の絶縁膜が formed previously. 形成される。

[0066]

82内に第2のガスを導入して implements 2nd process. 500 sccm, 20 sccm の流量で導入する。

[0067]

のガスはウエハW上に堆積し、 比較的短時間で膜厚が増大す comparatively in a short time.

2上のウエハWを受け取る。搬 It receives the wafer W on the mounting base

をプラズマ処理ユニット32か After the conveyance arms 37 and 38 take out ら取り出した後、隣接するCV Wafer W from the plasma-processing unit 32, it D処理ユニット33内の載置台 sets them to the mounting base 87 in the adjoining CVD treatment unit 33.

[0065]

次いでこのCVD処理ユニット Subsequently, CVD treatment is performed on 33内でウエハW上にCVD処 Wafer W within this CVD treatment unit 33, 2nd 理が施され、先に形成された第 insulation film is formed on 1st insulation film

[0066]

即ち、真空容器 3 内にて、ウエ That is, within a vacuum vessel 3, in the state ハ温度が例えば400℃、プロ where wafer temperature is 400 degrees C and セス圧力が例えば50mTor the process pressure is 50mTorr-1 Torr, it r~1 Torrの状態で、容器 introduces 2nd gas in vessel 82, and

第2の工程を実施する. つまり That is, while introducing by the flow of 15 ガス供給源84よりSiを含む sccm, the gas, for example, the SiH₄ gas, ガス例えばSiH4 ガスを例え which contains Si from the gas supply source ば15sccmの流量で導入す 84, it introduces Xe gas and N2 gas by the flow ると共に、ガス導入管83より of 500 sccm and 20 sccm from the gas X e ガスと、Nっガスとを、夫々 introducing pipe 83, respectively.

[0067]

この工程では、導入された第2 In this process, it deposits 2nd introduced gas on Wafer W. film thickness increases

る。かくして図7(b)に示す 2nd insulation film (SiN film) 22 is formed in the ように、第1の絶縁膜(SiO surface of 1st insulation film (SiON film) 21 as



N膜)21の表面に第2の絶縁 shown in FIG.7(b) in this way. る。このSiN膜22は成膜速 example, 4 nm /min, depend. 絶縁膜(SiN膜)22を形成 nm. ト絶縁膜2を形成する。

膜(SiN膜)22が形成され The film-forming speed of this SiN film 22 is for

度が例えば4 n m/分であるの It performs this film-forming treatment, for で、この成膜処理を例えば30 example for 30 seconds, and forms 2nd 秒行い、2 n mの厚さの第2の insulation film (SiN film) 22 with a thickness of 2

する。このようにしてトータル Thus, it forms the gate insulation film 2 with a 3 0 秒間で4 n mの厚さのゲー thickness of 4 nm in total 30 seconds.

[0068]

基体表面に直接に酸化、窒化、 成しているので、品質が高く、 かつ膜質制御を首尾よく行うこ とができる。

[0068]

上述の第1の工程では、第1の In above-mentioned 1st process, it forms the 絶縁膜を形成するに際し、処理 plasma containing oxygen, nitrogen or oxygen, ガス雰囲気下で、ケイ素を主成 and nitrogen by irradiating a microwave when 分とするウエハWに、複数のス forming 1st insulation film through the flat リットを有する平面アンテナ部 antenna member (RLSA) which has two or 材(R L S A)を介してマイク more slits to the wafer W which has a silicon as 口波を照射することにより酸 a main component in process-gas atmosphere, 素、又は窒素、又は酸素と窒素 using this plasma, it gives oxidation, a とを含むプラズマを形成し、こ nitridation, or an oxide/nitride directly to said のプラズマを用いて前記被処理 processed-base-material surface, and forms insulation film in it, depend.

又は酸窒化を施して絶縁膜を形 Quality is high and it can perform film-quality control with the sufficient result.

[0069]

8に示すように高いものであ thing high as shown in FIG. 8. る。

[0069]

即ち、第1の絶縁膜の品質は図 That is, the quality of 1st insulation film is a

[0070]

[0070]

図 8 に示すように、本発明の半 As shown in FIG. 8, it secures an interface state 導体製造方法により、熱酸化膜 with low thermal oxidation film and this level



と同レベルの低い界面準位を確 with the semiconductor manufacturing method 保し、かつ、ゲート絶縁膜の耐 of this invention, and it became possible to 圧性とゲート電極中のボロンの reduce the penetrating of the pressure 突き抜けを低減することが可能 resistance of gate insulation film, and the boron となった。

[0071]

in a gate electrode.

[0071]

これに対し、直接窒化及びCV た。この場合、界面でのキャリ ジスタの駆動電流が低下する。

By the SiN film by a direct nitridation and CVD D法によるS i N膜では界面準 method, the interface state increased to this 位が熱酸化膜に比べて増大し compared with the thermal oxidation film.

In this case, dispersion of the carrier in the アの分散が大きくなり、トラン interface becomes bigger, the actuation electric current of a transistor falls.

[0072]

られる。

[0072]

このように上述の方法により形 Thus, the reason which the quality of 1st 成された第1の絶縁膜の品質が insulation film formed by the above-mentioned 高くなる理由は次のように考え method becomes higher is considered as follows.

[0073]

コン原子の結合を効率的に終端 of し、ダングリングボンドが少な くなる。また、ゲート絶縁膜の 耐圧性とボロンの突き抜けに対 的に作用している。この結果、 本発明の半導体製造方法では、 用することができる。

[0073]

即ち、本発明の半導体製造方法 That is, in the semiconductor manufacturing では、シリコン基板界面に窒素 method of this invention, both a nitrogen atom 原子と酸素原子との両方がシリ and an oxygen atom terminate the connection silicon efficiently а atom silicon-substrate interface, a dangling bond decreases.

Moreover, to the pressure resistance of gate してはCVD-SiN膜が効果 insulation film, and the penetrating of a boron, the CVD-SiN film is acting effectively.

As a result, in the semiconductor manufacturing 直接酸窒化SiON膜とCVD method of this invention, it can utilize the strong -SiN膜の長所を首尾良く利 point of a direct oxide/nitride SiON film and a CVD-SiN film with the sufficient result.

[0074]

[0074]



えられる。

これに対して界面をS i Nだけ On the other hand, when forming the interface で形成する場合、ダングリング only by SiN, the termination of a dangling bond ボンドの終端が不完全で、この is considered that were imperfect, for this ために界面準位が増大したと考 reason the interface state increased.

[0075]

また、上記第2の工程を行うこ 形成される第2の絶縁膜は短時 performing said 2nd process. の結果、絶縁膜2全体を形成す るには下記に示すように短時間 the following. で済ませることができる。

[0076]

ガス流量を各々500scc m, 25 sccm, 15 scc で成膜すると、図9に示したよ seconds. うに、1nmのSiON膜を3 0 秒程度で形成できる。

[0077]

はXe、Si Ha、No ガス流量 speed of about 4.5 nm/min was respectively

[0075]

Moreover, it can form 2nd insulation film formed とにより前記第1の絶縁膜上に on said 1st insulation film in a short time by

間で形成することができる。そ As a result, in order to form the insulation-film 2 whole, it can finish in a short time as shown in

[0076]

例えば、第一の絶縁膜SiON For example, if the gas flow rate of pressure の形成について、RLSAプラ 100mTorr, Xe, N₂, H₂, and O₂ is respectively ズマを用いて圧力100mTo formed into a film about formation of the first r r 、 X e 、 N_2 、 H_2 、 O_2 ${\cal O}$ insulation film SiON using the RLSA plasma at 500 sccm, 25 sccm, 15 sccm, and the 1-sccm temperature C of 400 degrees, as shown in FIG. m、1 s c c m 温度 4 0 0° C 9, it can form a 1 nm SiON film in about 30

[0077]

しかし、同条件で3 n mのS i However, in order to form a 3 nm SiON film on ON膜を形成するには245秒 these conditions, it needed for 245 seconds. 必要とした。この成膜速度でO2 Even if it made the O2 flow into zero at this 流量をゼロにしてもほとんど変 film-forming speed, it hardly varied. 化しなかった。一方、CVDで On the other hand, in CVD, the film-forming

を各々500sccm、15s attained in 500 sccm, 15 sccm, 20 sccm, and ccm、20sccm、温度4 the temperature C of 400 degrees in Xe, SiH4,



00° Cにおいて4. $5 \, \mathrm{n} \, \mathrm{m} / \mathrm{and} \, \mathrm{a} \, N_2 \, \mathrm{gas} \, \mathrm{flow} \, \mathrm{rate}.$ れた。従って、2 n mの膜厚で about 30 seconds, and formed. て大幅に成膜速度を向上させる significantly. ことができる。

m i n程度の成膜速度が達成さ Therefore, in 2 nm film thickness, it is less than

は30秒程度以内で形成され As a result, in the semiconductor manufacturing た。この結果、本発明の半導体 method of this invention, it is less than about 60 製造方法ではトータル60秒程 seconds of totals, and since 3 nm insulation film 度以内で3nmの絶縁膜を形成 can be formed, compared with a direct nitriding, できるため、直接窒化法に比べ it can improve the film-forming

[0078]

が分かる。しかし、これ以上に limitation. 速度が徐々に低下する。従って、 本発明の半導体製造方法では、 直接酸窒化により1nmのSi 法によりSiN膜を形成した。

[0078]

また、上記RLSAプラズマに Moreover, the film-thickness change よる直接酸窒化の成膜による膜 film-forming of the direct oxide/nitride by the 厚変化は図1-に示すように1 above-mentioned RLSA plasma is proportional n m程度までは時間に比例して to time to about 1 nm as shown in FIG. 1 -, it おり、表面反応律速であること turns out that it is a surface reaction rate

なると、拡散律速となり、成膜 However, if it becomes more than this, it will become a diffusion rate limitation, the film-forming speed falls gradually.

Therefore, in the semiconductor manufacturing ON膜を形成し、この後CVD method of this invention, it forms a 1 nm SiON film by a direct oxide/nitride, it formed the SiN film by CVD method after this.

[0079]

(実施例)以下に実施例を示す。 (Example)

[0079]

An Example is shown below.

[0080]

[0800]

本発明の半導体製造方法によ With the semiconductor manufacturing method り、素子分離形成を行ったn型 of this invention, it formed the 2 nm SiON film in シリコン基板上に図2に示した the treatment unit of 32 in FIG. 2 using the ような装置を用いてRLSAプ RLSA plasma using the apparatus as shown in ラズマを用いて図2中32の処 FIG. 2 on,n-type silicon substrate which



cmで圧力は100mTor 400 degrees C. r、マイクロ波パワーは2.0 KWで、温度は400°Cであ った。

理ユニットで2 n mのS i ON performed element separation formation.

膜を形成した。合計の絶縁膜の The film thickness of total insulation film is 3 nm 膜厚は3 n m (酸化膜換算膜厚) (oxide-film conversion film thickness).

である。SiON成膜条件につ About SiON film-forming conditions, pressure いては、 $X e/N_2/H_2/O_2$ was 100mTorr, the microwave power was 流量=500sccm/25s 2.0kW in Xe/N₂/H₂/O₂ flow =500sccm / 25 c c m / 1 5 s c c m / 1 s c sccm / 15 sccm / 1 sccm, and temperature was

[0081]

100mTorr、マイクロ波 / 20 sccm. 成し、工業的に十分適用できる enough level. レベルである事を確認できた。

[0081]

CVD-SiN膜の形成条件に As for 100mTorr and a microwave, about the ついては、 $Xe/SiH_4/N_2$ formation conditions of a CVD-SiN film, 流量= 5 0 0 s c c m / 1 5 s temperature of pressure was 400 degrees C in ccm/20sccmで圧力は 25kW at Xe/SiH₄/N₂ flow =500sccm / 15 sccm

は25KWで温度は400°C The film-forming time is 62 seconds and a であった。成膜時間は62秒で、 throughput attains h in 40 sheets /, it has スループットは40枚/hを達 checked that it was an industrially applicable

[0082]

と良好な結果が得られた。

[0082]

膜厚の均一性も3シグマで3% The result whose uniformity of film thickness is also as good at three sigmas as 3% was obtained.

[0083]

と界面準位を測定した。この結 state to it.

[0083]

ゲート絶縁膜形成に引き続い Succeedingly, it formed the p-type poly-Si-gate て、p型poly-Si-ゲー in gate insulation-film formation, and measured トを形成してゲートリーク電流 the gate leak electric current and the interface

果、75m V / c mの印加電界 As a result, gate leak obtained the result with as に対してゲートリークは1. 3 good 1.3*10-6A/cm2 and interface state as



6. 5×1.0^{10} / c m² / e V \geq field of 75 mV/cm. 流を計測したところ、酸化膜と value $^{-4}A/\mu$ m) が得られた。

imes1 0^{-6} A/c m^2 、界面準位は 6.5* 10^{10} /c m^2 /eV to the impression electrical

良好な結果を得た。更に p - M Furthermore, when p-MOSFET (L/W=0.25 / 10 OSFET (L/W=0. 25 micrometer) was formed and the ON state /10μm) を形成してオン電 current was measured, the oxide film and the than more comparable 同程度以上の値(5.5×10 (5.5*10⁻⁴A/micrometer) were acquired.

[0084]

とができた。

[0084]

[0085]

以上示したように、本発明の半 As shown above, it was able to form about 3 nm 導体製造方法により 3 n m程度 good gate insulation film at industrially sufficient の良質なゲート絶縁膜を工業的 film-forming speed with the semiconductor に十分な成膜速度で形成するこ manufacturing method of this invention.

[0085]

【発明の効果】

膜を形成するので、シリコン基 depend. 板とその表面に形成されるSi 首尾よく行うことができる。

[ADVANTAGE OF THE INVENTION]

本発明によれば、処理ガス雰囲 According to this invention, in process-gas 気下で、ケイ素を主成分とする atmosphere, it supplies the direct plasma on a 被処理基体に、複数のスリット silicon substrate by the method of using what is を有する平面アンテナ部材を介 called a RLSA antenna that irradiates a してマイクロ波を照射する、い microwave through the flat antenna member わゆるRLSAアンテナを用い which has two or more slits, and forms SiN る方法でシリコン基板上に直接 insulation film in the processed base material プラズマを供給してSiN絶縁 which has a silicon as a main component,

It can perform film-quality control of the N絶縁膜との界面の膜質制御を interface of a silicon substrate and the SiN insulation film formed in the surface with the sufficient result.

[0086]

更に、本発明の他の半導体製造 Furthermore,

[0086]

other according the to 方法によれば、いわゆるRLS semiconductor manufacturing method of this



間で高品質のSiN膜を形成す film. ることができる。

Aアンテナを用いた方法で第1 invention, since 1st insulation film was formed の絶縁膜を形成した上に第2の upwards by the method what is called using a 絶縁膜を形成するので高品質の RLSA antenna and 2nd insulation film is S i N膜を形成することができ formed, it can form a high quality SiN film.

る。特に第2の絶縁膜をCVD Particularly when forming 2nd insulation film by 法により形成する場合には短時 CVD method, filming in a short time is attained, 間での製膜が可能となり、短時 it can form an in a short time high quality SiN

【図面の簡単な説明】

[BRIEF DESCRIPTION OF THE DRAWINGS]

【図1】

面図である。

[FIG. 1]

本発明の半導体製造方法により It is the vertical sectional view of the 製造される半導体装置の垂直断 semiconductor device manufactured by the semiconductor manufacturing method of this invention.

【図2】

本発明の半導体製造方法を実施 It is するための半導体製造装置の概 semiconductor 略図である。

[FIG. 2]

the schematic diagram the fabrication machines and equipment for implementing the semiconductor manufacturing method of this invention.

【図3】

本発明の半導体製造方法に用い るRLSAプラズマ処理ユニッ トの垂直断面図である。

[FIG. 3]

It is the vertical sectional view of a RLSA plasma-processing unit which it uses for the semiconductor manufacturing method of this invention.

【図4】

本発明の半導体製造装置に用い るRLSAの平面図である。

[FIG. 4]

It is the top view of RLSA which it uses for the semiconductor fabrication machines and equipment of this invention.



【図5】

るCVD処理ユニットの模式的 treatment unit which it 垂直断面図である。

【図6】

である。

【図7】

膜形成の詳細図である。

【図8】

性を比較した図である。

【図9】

ある。

【図10】

したグラフである。

【符号の説明】

W…ウエハ(被処理基体) 部材)

[FIG. 5]

本発明の半導体製造方法に用い It is the typical vertical sectional view of a CVD uses for the semiconductor manufacturing method of this invention.

[FIG. 6]

本発明の方法におけるゲート絶 It is the flowchart of the gate insulation-film 縁膜形成工程のフローチャート formation process in the method of this invention.

[FIG. 7]

本発明の方法によるゲート絶縁 It is detail drawing of the gate insulation-film formation by the method of this invention.

[FIG. 8]

各種成膜条件とその成膜条件で It is the figure which compared the quality 得られるゲート絶縁膜の品質特 characteristics of the gate insulation film obtained by the various film-forming conditions and the film-forming condition of those.

IFIG. 91

各種成膜方法における、成膜時 It is the figure having shown the relation of the 間と膜厚との関係を示した図で film-forming time and film thickness in the various film-forming method.

IFIG. 101

本発明の半導体製造方法におけ It is the diagrammatic chart in which the relation る成膜時間と膜厚との関係を示。of the film-forming time and film thickness in the semiconductor manufacturing method of this invention was shown.

[DESCRIPTION OF SYMBOLS]

W... a wafer (processed base material) 60…RLSA (平面アンテナ 60… RLSA (flat antenna member) 21... the first insulation film



21…第一の絶縁膜

22…第二の絶縁膜

22... 2nd insulation film

3 2 ··· プラズマ処理ユニット 32... a plasma-processing (process unit

(プロセスチャンバ)


chamber)


3 3 ··· C V D 処理ユニット(プ 33... a CVD treatment unit (process chamber)

ロセスチャンバ)

【図1】

[FIG. 1]





1: Silicon plate

2: Gate insulation film


11: Field oxide film

21: 1st insulation film

22: 2nd insulation film

【図2】

[FIG. 2]




- 32: Plasma processing unit
- 33: CVD processing unit
- 37: Function arm
- 42: Loader arm
- 43: Cassette stage
- 44: Cassette



【図3】

[FIG. 3]



52: Mounting base

54: Gas supply chamber

60: RLSA

60a: Slot


61: Microwave power source part

63: Waveguide P: Plasma region

W: Semiconductor wafer


【図5】

[FIG. 5]



【図4】


[FIG. 4]





【図6】


[FIG. 6]




1st process Transport 2nd process

【図7】

[FIG. 7]





【図8】

[FIG. 8]

	本兜明方法	RLSAJÐX7	RLSAプラズマ	素酸化酶
	(Sin-CVD/Sion)	直接室化廠	CVD館化酸	
(aa)	2/1	8	3	8
艳绿耐压 (NY/c≡)	1.7	1.7	1.5.1	1.2
ゲートリーク電流 th/cm²)				
7. 5 NV/cm	1×10-6	5×10 ⁻⁵	1×10 ⁻⁵	1×10 ⁻³
				•
界面準位(1/ca2/eV)	6 × 1 0 10	2 × 1 0 11	5×10 ¹¹	6×10 ¹⁰
PNOS-FET (V)		-		
しきい値亀圧校化	0		0	0.3
$\Delta V \text{ th} = V \text{ th } (Bf^{2^{+}}) - V \text{ th } (B^{+}).$				

JP2000-294550-A



膜厚: Film thickness

絶縁耐圧: Insulation pressure resistance ゲートリーク電流: Gate leak current

界面単位: Interface unit

しきい値電圧変化: Threshold value voltage change

本発明方法: This invention method

プラズマ: Plasma

直接窒化膜: Direct nitridation film

窒化膜: Nitridation film 熱酸化膜: Heat oxide film

【図9】

[FIG. 9]

	本発明方法 CVD-SIN/SION	RLSAブラズマ 直接窒化方法	RLSAブラズマ C V D 方法
膜厚(nm)	2 / 1	3	3
時間 (sec)	30/30	2 4 5	4 6

膜厚: Film thickness

時間: Time


本発明方法: This invention method 直接窒化方法: Direct nitridation method

CVD 方法: CVD method



【図10】

[FIG. 10]



膜厚: Film thickness

時間: Time



THOMSON SCIENTIFIC TERMS AND CONDITIONS

Thomson Scientific Ltd shall not in any circumstances be liable or responsible for the completeness or accuracy of any Thomson Scientific translation and will not be liable for any direct, indirect, consequential or economic loss or loss of profit resulting directly or indirectly from the use of any translation by any customer.

Thomson Scientific Ltd. is part of The Thomson Corporation

Please visit our website:

"www.THOMSONDERWENT.COM" (English)

"www.thomsonscientific.jp" (Japanese)